Danke Ruud für die Bestätigung der Überlegungen zum ROM. Es macht anders wirklich keinen Sinn und erklärt, warum langsame EPROMS ausreichen und vor allem 1 einziges mit 8 Bit Breite...

Aus theoretischen Erwägungen müsste der interne (sowieso sehr kleine) Cache unwirksam sein, da der externe 20ns SRAM auch ohne Waitstates genutzt werden kann. Zumindest bei den genutzten Frequenzen von 25 oder 33 MHz. Bei den Intel-System gab es damals sogar den Effekt, dass ein Cache Miss zu einem langsameren Speicherzugriff führte, als wenn gar kein Cache vorhanden gewesen wäre...