Lieber Ruud,

Vielen Dank für deine Anerkennung und dein Lob ! Unser Ziel war, dass wir immer nur den EPROM-Inhalt der Hostplatine nutzen und niemals eigene Patches. Wenn es bzgl. Timing „kritisch“ wird, lassen wir die FPGA mit Originaltakt des Hostes eine 65C02 emulieren - der Ansatz funktioniert perfekt. Wir nehmen in der Memory-Map nur die Bereiche aus, die nicht RAM oder EPROM sind.

Ein winziges Problem gab es dann noch: bei der Tonausgabe werden Software-Verzögerungsschleifen für die Dauer (nicht die Tonhöhe, die ist fix) benutzt. Aus einem „Beep“ wird dann ein „Klick“. Wo wir die Schleifen erkannt haben, läuft auch der Ton perfekt.

Die NMI-Routine komplett auszunehmen geht auch, ist aber unnötig. Bei einigen Programmen springt die NMI-Routine in alle möglichen Unterprogramme, so dass man die NMI-Routine nicht so einfach per Adressbereich erkennen kann.

Und in der Tat: die DIP-Schalter könnte man automatisieren, das machen wir vielleicht später mal. Da unser FPGA auch in anderen Computern (Commodore CBM, Apple II) einsetzbar ist, ist es im Augenblick in der Testphase praktischer, mit Schaltern zu arbeiten, um zB für die gleiche Hardware mehrere Varianten ausprobieren zu können. Ausserdem ist Stellung „0000“ immer die Emulation einer 65C02 OHNE Beschleunigung.

Andere Prozessoren stehen schon auf unserer Ideenliste, mal sehen was wir da noch machen ...

Gruß
Roland